

Docket No.: 67161-104

**PATENT**

**IN THE UNITED STATES PATENT AND TRADEMARK OFFICE**

In re Application of	:	Customer Number: 20277
	:	
Ikuo YASUI, et al.	:	Confirmation Number:
	:	
Serial No.:	:	Group Art Unit:
	:	
Filed: September 18, 2003	:	Examiner: Unknown
	:	
For: RECEPTION APPARATUS FOR RECEIVING TIME-DIVISION	:	

**CLAIM OF PRIORITY AND  
TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT**

Mail Stop CPD  
Commissioner for Patents  
P.O. Box 1450  
Alexandria, VA 22313-1450

Sir:


In accordance with the provisions of 35 U.S.C. 119, Applicants hereby claims the priority of:

**Japanese Patent Application No. 2003-090077, filed March 28, 2003**

cited in the Declaration of the present application. A certified copy is submitted herewith.

Respectfully submitted,

MCDERMOTT, WILL & EMERY



Stephen A. Becker  
Registration No. 26,527

600 13<sup>th</sup> Street, N.W.  
Washington, DC 20005-3096  
(202) 756-8000 SAB:tlb  
Facsimile: (202) 756-8087  
**Date: September 18, 2003**

07101-104  
YASUI et al.  
September 18, 2003

日 本 国 特 許 庁

JAPAN PATENT OFFICE

*McDermott, Will & Emery*

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出 願 年 月 日

Date of Application:

2003年 3月28日

出 願 番 号

Application Number:

特願2003-090077

[ ST.10/C ]:

[ JP 2003-090077 ]

出 願 人


Applicant(s):

三菱電機株式会社

2003年 4月25日

特 許 庁 長 官  
Commissioner,  
Japan Patent Office

太田 信一郎



出証番号 出証特2003-3030010

【書類名】 特許願

【整理番号】 542861JP01

【提出日】 平成15年 3月28日

【あて先】 特許庁長官殿

【国際特許分類】 H04J 3/00  
H04B 7/26

【発明者】

【住所又は居所】 東京都千代田区丸の内二丁目2番3号 三菱電機株式会社  
社内

【氏名】 安井 郁夫

【発明者】

【住所又は居所】 東京都千代田区丸の内二丁目2番3号 三菱電機株式会社  
社内

【氏名】 佐藤 久恭

【特許出願人】

【識別番号】 000006013

【氏名又は名称】 三菱電機株式会社

【代理人】

【識別番号】 100064746

【弁理士】

【氏名又は名称】 深見 久郎

【選任した代理人】

【識別番号】 100085132

【弁理士】

【氏名又は名称】 森田 俊雄

【選任した代理人】

【識別番号】 100083703

【弁理士】

【氏名又は名称】 仲村 義平

【選任した代理人】

【識別番号】 100096781

【弁理士】

【氏名又は名称】 堀井 豊

【選任した代理人】

【識別番号】 100098316

【弁理士】

【氏名又は名称】 野田 久登

【選任した代理人】

【識別番号】 100109162

【弁理士】

【氏名又は名称】 酒井 將行

【手数料の表示】

【予納台帳番号】 008693

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 受信装置

【特許請求の範囲】

【請求項 1】 時分割された信号を受信する受信装置であって、  
アンテナによって受信された前記信号を増幅し、前記信号のレベルを所定のレベルにする可変利得増幅回路と、  
前記可変利得増幅回路へ利得制御量を出力して前記可変利得増幅回路における前記信号の利得を制御する利得制御回路と、  
外部から設定される前記利得制御量の初期値を記憶するレジスタとを備え、  
前記利得制御回路は、各受信フレームにおいて、前記レジスタに記憶される前記初期値から前記利得の制御を開始する、受信装置。

【請求項 2】 前記初期値は、当該受信装置の電源がオンされたとき、または、当該受信装置がリセットされたとき、前記外部から前記レジスタに設定される、請求項 1 に記載の受信装置。

【請求項 3】 前記信号のレベルを検出する信号レベル検出回路をさらに備え、

前記利得制御回路は、前記初期値を前記レジスタから取込んで保持する保持回路を含み、

前記利得制御回路は、各受信フレームにおいて、前記保持回路が保持する前記初期値から前記利得の制御を開始し、その後は、前記信号レベル検出回路によって検出される信号レベルに基づいて前記利得制御量を決定して前記可変利得増幅回路へ出力する、請求項 1 に記載の受信装置。

【請求項 4】 前記保持回路は、前記受信フレームの終了時に前記初期値を前記レジスタから取込み、その取込まれた初期値を次の受信フレームまで保持する、請求項 3 に記載の受信装置。

【請求項 5】 前記保持回路は、前記受信フレームの開始から所定の期間経過時における前記利得制御量をさらに保持し、

前記利得制御回路は、

前記所定の期間経過前においては、前記信号レベル検出回路によって検出され

る前記信号レベルに基づいて決定された前記利得制御量を前記可変利得増幅回路へ出力し、

前記所定の期間経過後においては、前記保持回路によって保持される前記所定の期間経過時における前記利得制御量を前記可変利得増幅回路へ出力する、請求項 3 に記載の受信装置。

【請求項 6】 前記所定の期間を生成する期間生成回路をさらに備え、

前記期間生成回路は、前記利得制御回路に前記所定の期間を通知する、請求項 5 に記載の受信装置。

【請求項 7】 前記期間生成回路は、前記所定の期間を計時するタイマーを含む、請求項 6 に記載の受信装置。

【請求項 8】 前記時分割された信号は、ヘッダー情報を含み、

前記所定の期間は、前記ヘッダー情報を受信している期間である、請求項 5 に記載の受信装置。

【請求項 9】 前記可変利得増幅回路によって増幅された信号のレベルを検出する第 1 の信号レベル検出回路と、

前記可変利得増幅回路に入力される前の信号のレベルを検出する第 2 の信号レベル検出回路とをさらに備え、

前記利得制御回路は、前記第 1 および第 2 の信号レベル検出回路によってそれぞれ検出される第 1 および第 2 の信号レベルを比較し、その比較した結果に基づいて前記利得制御量を決定し、前記決定された利得制御量を前記可変利得増幅回路へ出力する、請求項 1 に記載の受信装置。

【請求項 10】 前記初期値は、前記信号を送信する送信装置から当該受信装置へ前記信号が伝播する際の信号減衰量に基づいて決定される、請求項 1 に記載の受信装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

この発明は、受信装置に関し、特に、時分割された信号を受信してその受信信号の利得を制御する受信装置に関する。

## 【 0 0 0 2 】

## 【従来の技術】

デジタル無線通信における多重化方式の1つとして、PHS (Personal Handy phone System) 等で用いられる時分割多重 (以下、「TDD (Time Division Duplex)」とも称する。) 方式が一般に知られている。このTDDシステムは、信号の送信と受信とを時分割して多重化し、同一周波数で信号の送受信を行なうシステムで、周波数安定度の要求が厳しくなく、また、基地局の送信機の数进行低減できるなどの利点を有する一方、高速処理が要求され、処理速度の向上に伴なう消費電力の低減が課題とされている。

## 【 0 0 0 3 】

そこで、このTDDシステムにおいて、消費電力の低減を目的として、信号送信時 (以下、信号が送信される区間を「送信フレーム」とも称する。) には受信系の電源をOFFし、信号受信時 (以下、信号を受信する区間を「受信フレーム」とも称する。) には送信系の電源をOFFする手法が一般に知られている。

## 【 0 0 0 4 】

一方、上述した受信系の回路を含む受信装置によって受信される信号は、送信装置からの距離、周囲環境の影響、フェージングなどにより、レベル変動を伴うのが通常である。そして、このようなレベル変動を伴う信号を安定して受信するために、受信装置には、受信信号の利得を調整する自動利得調整装置 (以下、「AGC (Automatic Gain Control)」とも称する。) が一般に備えられている。

## 【 0 0 0 5 】

上記のTDDシステムにおいては、高速処理が要求され、AGCについては、特に、受信フレーム開始時における高速な利得調整特性が要求される。

## 【 0 0 0 6 】

これに対して、特開 2 0 0 0 - 1 6 5 2 7 2 号公報では、TDMA (Time Division Multiple Access) システムやTDDシステムにおいてAGCを備える受信系回路において、AGCの利得調整特性に影響しない回路の電源を信号の送受信に同期してON/OFFすることで消費電力を低減し、AGCにおける利得を

決める利得制御電圧は、前の受信フレーム時の利得制御電圧を与えることによって、受信フレーム開始時における A G C の利得調整特性を改善する手法が開示されている（特許文献 1 参照）。

【 0 0 0 7 】

【特許文献 1】

特開 2 0 0 0 - 1 6 5 2 7 2 号公報

【 0 0 0 8 】

【発明が解決しようとする課題】

T D D システムにおける A G C においては、受信フレームごとに利得制御量をリセットして 0 から利得制御を開始すると、利得が整定するまでに時間がかかり、利得調整特性が劣化するところ、上記の特開 2 0 0 0 - 1 6 5 2 7 2 号公報で開示された手法は、前回の受信フレームにおける利得を用いることにより、A G C の利得調整特性を改善するものである。しかしながら、送信フレーム中（信号を受信していない期間）に周囲環境が変化すると、受信フレーム開始時における A G C の利得調整特性は、大きく劣化する。

【 0 0 0 9 】

そこで、A G C の応答性を上げるために A G C の利得制御を高応答化することが考えられる。しかしながら、単純に A G C の利得制御を高応答化すると消費電力の増加を招いてしまう。また、高応答化のために付加回路が設けられることもあり、その場合は、回路面積の増大も招くおそれがある。

【 0 0 1 0 】

一方、A G C における利得を早期に決め込むことができれば、信号の受信特性が向上するほか、利得制御に費やされる電力も制御時間の短縮によって削減できるので、消費電力の低減にも寄与することとなる。

【 0 0 1 1 】

そこで、この発明は、かかる課題を解決するためになされたものであり、その目的は、受信フレーム開始時における A G C の利得調整特性に優れ、かつ、消費電力を低減する受信装置を提供することである。

【 0 0 1 2 】



## 【課題を解決するための手段】

この発明によれば、受信装置は、時分割された信号を受信する受信装置であって、アンテナによって受信された信号を増幅し、信号のレベルを所定のレベルにする可変利得増幅回路と、可変利得増幅回路へ利得制御量を出力して可変利得増幅回路における信号の利得を制御する利得制御回路と、外部から設定される利得制御量の初期値を記憶するレジスタとを備え、利得制御回路は、各受信フレームにおいて、レジスタに記憶される初期値から利得の制御を開始する。

## 【0013】

## 【発明の実施の形態】

以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。

## 【0014】

## 〔実施の形態1〕

図1は、この発明による受信装置が搭載される無線装置を概略的に説明する全体ブロック図である。

## 【0015】

図1を参照して、無線装置100は、受信装置1と、送信装置102と、コントローラ104と、メモリ106と、送受信分別器108とを備える。この無線装置100は、これら各部を構成する回路が1つの半導体チップ上に設けられた集積回路で構成される。

## 【0016】

この無線装置100は、上述したTDD方式により信号の送受信を行なう。信号を受信する送信フレーム時、受信装置1は、アンテナ11から送受信分別器108を介して信号を受信し、内部に設けられるAGCによってその受信した信号を所定の信号レベルに増幅して受信信号RSとしてコントローラ104へ出力する。また、受信装置1は、AGCによって受信信号の利得を制御する際の利得制御量初期値INITを所定のタイミングでコントローラ104から受け、その受けた初期値を内部に設けられる初期値レジスタに格納する。ここで、所定のタイミングとは、無線装置100の電源がONされたとき、または、無線装置100

がリセットされたときである。なお、初期値レジスタについては、後ほど詳しく述べる。

【 0 0 1 7 】

コントローラ 1 0 4 は、この無線装置 1 0 0 における各装置の動作を制御する。コントローラ 1 0 4 は、受信フレーム時、受信装置 1 から受信信号 R S を受けると、その受けた受信信号 R S をメモリ 1 0 6 に格納する。また、コントローラ 1 0 4 は、利得制御量初期値 I N I T や図示されない受信期間信号などの制御信号を受信装置 1 へ出力する。

【 0 0 1 8 】

一方、信号を送信する送信フレーム時、受信装置 1 は、コントローラ 1 0 4 から受ける制御信号に基づいて、所定の回路を除いて電源が O F F される。受信装置 1 の構成および動作については、後ほど詳しく述べる。

【 0 0 1 9 】

コントローラ 1 0 4 は、送信フレーム時、メモリ 1 0 6 から信号を読み出し、その読み出された送信信号 T S を送信装置 1 0 2 へ出力する。また、コントローラ 1 0 4 は、送信フレーム中であることを送信装置へ通知する送信期間信号などの制御信号を送信装置 1 0 2 へ出力する。

【 0 0 2 0 】

メモリ 1 0 6 は、揮発性メモリと不揮発性メモリとを含む（図示せず）。揮発性メモリは、受信信号 R S などを記憶する。不揮発性メモリは、事前に設計された上述の利得制御量初期値 I N I T を記憶する。

【 0 0 2 1 】

送信装置 1 0 2 は、コントローラ 1 0 4 から送信信号 T S を受け、その送信信号 T S の信号レベルを増幅して送受信分別器 1 0 8 へ出力する。そして、送信装置 1 0 2 は、コントローラ 1 0 4 から受ける制御信号に基づいて、受信フレーム時、電源が O F F される。

【 0 0 2 2 】

送受信分別器 1 0 8 は、コントローラ 1 0 4 から受ける分別信号 D I S に応じて、受信装置 1 および送信装置 1 0 2 のいずれか一方をアンテナ 1 1 と接続し、

他方を切離す。分別信号DISは、上述した受信期間信号および送信期間信号と同期する信号である。

#### 【0023】

このように、無線装置100においては、受信フレーム中は、受信装置1が送受信分別器108を介してアンテナ11と接続されて信号の受信動作を行ない、送信装置102の電源はOFFされる。一方、送信フレーム中は、送信装置102が送受信分別器108を介してアンテナ11と接続されて送信動作を行ない、所定の回路を除いて受信装置1の電源はOFFされる。そして、この受信フレームと送信フレームとが所定の時間ごとに交互に切替えられることにより、無線装置100は、1つの周波数帯で信号の送受信を行なう。

#### 【0024】

図2は、この発明の実施の形態1による受信装置を機能的に説明する機能ブロック図である。

#### 【0025】

図2を参照して、受信装置1は、低雑音増幅器（以下、「LNA（Low Noise Amplifier）」とも称する。）2と、ミキサ3と、可変利得増幅器4と、フィルタ5と、RSSI（Received Signal Strength Indicator）回路6と、利得制御回路7と、デジタル／アナログ（D／A）変換回路8と、利得制御期間生成回路9と、初期値レジスタ10とを備える。利得制御回路7は、制御部71と、ラッチ部72とを含む。

#### 【0026】

LNA2は、アンテナ11によって受信された時分割の無線信号を送受信分別器108を介して受け、その受けた信号を低雑音増幅してミキサ3へ出力する。ミキサ3は、LNA2から受ける信号を図示されない局部発振回路から受ける局部発振信号と混合し、所定の周波数帯の信号に周波数変換する。可変利得増幅器4は、D／A変換回路8から受ける利得制御電圧VGに基づいてミキサ3から受ける信号のレベルを増幅する。フィルタ5は、可変利得増幅器4によってレベル増幅された信号からイメージ信号を除去し、受信信号RSを図1に示したコントローラ104（図示せず）およびRSSI回路6へ出力する。RSSI回路6は

、受信信号 R S の信号レベルを検出し、その信号レベルに応じたレベル検出信号を利得制御回路 7 へ出力する。

【 0 0 2 7 】

利得制御回路 7 の制御部 7 1 は、R S S I 回路 6 から受けるレベル検出信号に基づいて可変利得増幅器 4 における利得制御量を決定し、その決定した利得制御量をラッチ部 7 2 へ出力する。ここで、制御部 7 1 は、利得制御期間生成回路 9 から利得制御期間信号 G C E N を受け、利得制御期間信号 G C E N が H（論理ハイ）レベルのとき、決定した利得制御量をラッチ部 7 2 へ出力する。一方、制御部 7 1 は、利得制御期間信号 G C E N が L（論理ロー）レベルのとき、利得制御量をラッチ部 7 2 へ出力しない。利得制御期間信号 G C E N については、後ほど説明する。

【 0 0 2 8 】

ラッチ部 7 2 は、制御部 7 1 から受ける利得制御量をラッチし、利得制御値 C N T L として D / A 変換回路 8 へ出力する。すなわち、ラッチ部 7 2 は、制御部 7 1 から利得制御量を受けているときは、その受けた利得制御量を利得制御値 C N T L として D / A 変換回路 8 へ出力する。一方、ラッチ部 7 2 は、制御部 7 1 から利得制御量を受けていないときは、ラッチしている利得制御量を利得制御値 C N T L として D / A 変換回路 8 へ出力する。

【 0 0 2 9 】

また、ラッチ部 7 2 は、所定のタイミングで初期値レジスタ 1 0 から利得制御量初期値 I N I T を取込み、ラッチしている利得制御量をその取込んだ利得制御量初期値 I N I T で更新する。より具体的に説明すると、ラッチ部 7 2 は、制御部 7 1 からの指示に応じて、初期値レジスタ 1 0 から出力される利得制御量初期値 I N I T を受信フレーム終了時に取込んでラッチする。そして、ラッチ部 7 2 は、次の受信フレーム開始までその値を保持し、受信フレーム開始時、そのラッチしている利得制御量初期値 I N I T の値を利得制御値 C N T L として D / A 変換回路 8 へ出力する。

【 0 0 3 0 】

D / A 変換回路 8 は、利得制御回路 7 のラッチ部 7 2 からデジタル値で出力さ

れる利得制御値CNTLをアナログの利得制御電圧VGに変換して可変利得増幅器4へ出力する。

【0031】

利得制御期間生成回路9は、コントローラ104から受信期間信号RCVを受け、受信期間信号RCVに同期する利得制御期間信号GCENを生成して利得制御回路7の制御部71へ出力する。ここで、受信期間信号RCVは、受信フレーム期間中Hレベルとなる信号であり、利得制御期間信号GCENは、利得制御回路7の制御部71による利得制御を指示する信号である。

【0032】

初期値レジスタ10は、利得制御量初期値INITを記憶する。ここで、利得制御量初期値INITは、受信フレーム開始時における利得制御量の初期値である。初期値レジスタ10から出力される利得制御量初期値INITは、受信フレーム終了時、利得制御回路7のラッチ部72に取込まれる。なお、受信フレーム終了時に初期値レジスタ10がラッチ部72へ利得制御量初期値INITを出力するようにしてもよい。

【0033】

利得制御量初期値INITの値は、図1に示した無線装置100の電源がONされたとき、コントローラ104から初期値レジスタ10に設定される。具体的には、無線装置100の電源がONされると、コントローラ104は、無線装置100全体に対してリセット処理を行なう。そして、コントローラ104は、そのリセット処理の一部として、メモリ106の不揮発性メモリに記憶された利得制御量初期値INITをメモリ106から読出し、その読出された利得制御量初期値INITを受信装置1の初期値レジスタ10にダウンロードする。

【0034】

ここで、利得制御量初期値INITの値がコントローラ104から初期値レジスタ10に設定されるタイミングは、無線装置100の電源がOFFからONされるときに限らず、電源のONを伴わないリセット時であってもよい。

【0035】

このように、利得制御量初期値INITの値は、受信装置1の外部から設定可

能となっている。そして、この受信装置 1 においては、受信装置 1 と信号送信元の送信装置との距離に応じて決定される信号の伝播減衰量に基づいて事前に設計された利得制御量が、利得制御量初期値 I N I T として設定される。

【 0 0 3 6 】

なお、受信期間信号 R C V は、利得制御期間生成回路 9 のほか、L N A 2、ミキサ 3、可変利得増幅器 4、フィルタ 5、および R S S I 回路 6 にも供給される。そして、これらの各回路は、受信期間信号 R C V が H レベルのとき、電源が O N されて動作し、受信期間信号 R C V が L レベルのときは、電源が O F F されて動作しない。

【 0 0 3 7 】

なお、利得制御期間生成回路 9、初期値レジスタ 1 0、およびラッチ部 7 2 は、それぞれ「期間生成回路」、「レジスタ」、および「保持回路」を構成する。

【 0 0 3 8 】

この受信装置 1 は、消費電力を削減するため、受信フレーム以外は、ラッチ部 7 2 および初期値レジスタ 1 0 を除いて電源が O F F される。ラッチ部 7 2 を除くのは、受信フレーム終了時に取込んだ利得制御量初期値 I N I T を次の受信フレームまで保持しておく必要があるからである。また、初期値レジスタ 1 0 を除くのは、コントローラ 1 0 4 から設定された初期値を記憶保持しておく必要があるからである。

【 0 0 3 9 】

そして、受信フレーム開始時、利得制御回路 7 のラッチ部 7 2 は、前回の受信フレーム終了時に初期値レジスタ 1 0 から取込んでラッチしていた利得制御量初期値 I N I T の値を利得制御値 C N T L として出力する。可変利得増幅器 4 は、ラッチ部 7 2 から D / A 変換回路 8 を介してこの値を受けると、ミキサ 3 から受ける信号をこの初期値に基づいて増幅する。その後は、R S S I 回路 6、利得制御回路 7、および D / A 変換回路 8 で構成されるフィードバックループによって、受信信号 R S の信号レベルが所定のレベルで一定となるように、可変利得増幅器 4 における利得が制御される。

【 0 0 4 0 】

この実施の形態 1 における利得制御期間生成回路 9 は、受信フレーム中 H レベルとなる受信期間信号 R C V に同期して利得制御期間信号 G C E N を生成する。すなわち、受信フレーム中、利得制御期間信号 G C E N は H レベルである。したがって、実施の形態 1 では、利得制御期間生成回路 9 から利得制御期間信号 G C E N を受けて動作する利得制御回路 7 は、受信フレームの開始から終了まで、受信信号 R S の信号レベルに基づいて可変利得増幅器 4 における利得を制御する。

【 0 0 4 1 】

図 3 は、実施の形態 1 による受信装置 1 における主要な信号の動作波形図である。

【 0 0 4 2 】

図 3 を参照して、時刻 T 1 ～ T 2 および時刻 T 3 以降は、受信フレームであり、時刻 T 1 以前および時刻 T 2 ～ T 3 は、送信フレームである。時刻 T 1 前においては、利得制御値 C N T L は、ラッチ部 7 2 に保持された利得制御量初期値 I N I T の値であり、受信期間信号 R C V および利得制御期間信号 G C E N は、いずれも L レベルである。

【 0 0 4 3 】

時刻 T 1 において、受信フレームになると、受信期間信号 R C V が H レベルとなる。これに応じて、利得制御期間生成回路 9 は、利得制御期間信号 G C E N を H レベルにする。また、ラッチ部 7 2 は、送信フレーム中ラッチしていた利得制御量初期値 I N I T を利得制御値 C N T L の初期値として出力する。そして、可変利得増幅器 4 は、利得制御量初期値 I N I T の値に基づいて受信信号の利得を増幅する。

【 0 0 4 4 】

受信フレームである時刻 T 1 ～ T 2 の間、受信期間信号 R C V は H レベルであり、利得制御期間生成回路 9 は、受信期間信号 R C V に同期して利得制御期間信号 G C E N を H レベルにする。したがって、時刻 T 1 ～ T 2 の間、利得制御回路 7 は、受信信号 R S の信号レベルに基づいて決定される利得制御値 C N T L を出力し、可変利得増幅器 4 における利得を制御する。

【 0 0 4 5 】

時刻 T 2 において、受信フレームが終了すると、ラッチ部 7 2 は、初期値レジスタ 1 0 から受ける利得制御量初期値 I N I T を取込み、その取込んだ利得制御量初期値 I N I T で内部にラッチしている値を更新する。そして、ラッチ部 7 2 および初期値レジスタ 1 0 を除いて、各回路の電源は O F F され、ラッチ部 7 2 は、次の送信フレームが開始される時刻 T 3 まで、利得制御量初期値 I N I T を保持する。

【 0 0 4 6 】

時刻 T 3 において、再び受信フレームになると、ラッチ部 7 2 は、保持する利得制御量初期値 I N I T を利得制御値 C N T L の初期値として出力する。以降は、時刻 T 1 以降と同じであるので、説明は繰返さない。

【 0 0 4 7 】

なお、この実施の形態 1 においては、利得制御期間信号 G C E N は、受信期間信号 R C V と全く同期するものであるから、利得制御期間生成回路 9 を設けることなく、利得制御回路 7 が受信期間信号 R C V を直接受け、その受信期間信号 R C V に基づいて利得の制御を行うようにしてもよい。

【 0 0 4 8 】

以上のように、実施の形態 1 による受信装置 1 によれば、利得制御量の初期値を外部から設定可能とし、その初期値を記憶可能な初期値レジスタ 1 0 を設け、その初期値から受信フレームにおける受信信号の利得制御を行なうようにしたので、受信フレームでない期間に周囲環境が変化しても、受信フレーム開始直後から良好な利得制御特性が実現される。

【 0 0 4 9 】

〔実施の形態 2〕

時分割の信号を受信する受信装置においては、受信フレーム開始直後から受信信号の信号レベルを一定にすること、すなわち、受信フレーム開始直後における A G C の利得制御特性が特に重要である。一方、定常状態では、受信信号の信号レベルの変動は小さく、可変利得増幅器の利得制御量の変化も小さい。そこで、実施の形態 2 では、受信フレーム開始後の所定の期間のみ受信信号の信号レベルに基づいた利得の制御が行なわれ、その後の利得制御は行なわれず、所定の期間



経過後の利得制御量は、上記所定の期間終了時の値に固定される。

【 0 0 5 0 】

図 4 は、この発明の実施の形態 2 による受信装置を機能的に説明する機能ブロック図である。

【 0 0 5 1 】

図 4 を参照して、受信装置 1 A は、実施の形態 1 による受信装置 1 の構成において、RSSI 回路 6、利得制御回路 7、および利得制御期間生成回路 9 に代えて、それぞれ RSSI 回路 6 A、利得制御回路 7 A、および利得制御期間生成回路 9 A を備える。利得制御回路 7 A は、利得制御回路 7 の構成において、制御部 7 1 に代えて制御部 7 1 A を含む。

【 0 0 5 2 】

利得制御期間生成回路 9 A は、図 1 に示したコントローラ 1 0 4（図示せず）から受ける受信期間信号 R C V の受信タイミングから所定の期間 H レベルとする利得制御期間信号 G C E N を生成し、その生成した利得制御期間信号 G C E N を利得制御回路 7 A および RSSI 回路 6 A へ出力する。利得制御期間生成回路 9 A は、内部にタイマーを含み、このタイマーによって上記所定の期間が計時される。

【 0 0 5 3 】

また、利得制御期間生成回路 9 A は、上記所定の期間の経過時から受信期間信号 R C V が O F F するまでの間 H レベルとする利得保持期間信号 H O L D を生成し、その生成した利得保持期間信号 H O L D を利得制御回路 7 A へ出力する。ここで、利得保持期間信号 H O L D は、利得制御回路 7 A の制御部 7 1 A による利得の制御を行わずに、ラッチ部 7 2 がラッチする値を利得制御値 C N T L として出力するように利得制御回路 7 A に指示する信号である。

【 0 0 5 4 】

制御部 7 1 A は、利得制御期間生成回路 9 A から H レベルの利得制御期間信号 G C E N を受けているときは、RSSI 回路 6 A から受けるレベル検出信号に基づいて決定した利得制御量をラッチ部 7 2 へ出力する。また、制御部 7 1 A は、L レベルの利得制御期間信号 G C E N を受けているときは、利得制御量をラッチ

部 7 2 へ出力せずにその動作を停止する。さらに、制御部 7 1 A は、利得制御期間生成回路 9 A から H レベルの利得保持期間信号 H O L D を受けているときは、ラッチ部 7 2 に対して、ラッチしている値を出力するように指示する。

【 0 0 5 5 】

R S S I 回路 6 A は、利得制御期間生成回路 9 A から受ける利得制御期間信号 G C E N が H レベルのとき、受信信号 R S の信号レベルに応じたレベル検出信号を利得制御回路 7 A へ出力する。一方、R S S I 回路 6 A は、利得制御期間信号 G C E N が L レベルのときは、その動作を停止する。

【 0 0 5 6 】

受信装置 1 A におけるその他の回路構成は、受信装置 1 と同じであるので、その説明は繰返さない。

【 0 0 5 7 】

この受信装置 1 A は、実施の形態 1 による受信装置 1 と同様に、受信フレーム以外は、ラッチ部 7 2 および初期値レジスタ 1 0 を除いて電源が O F F される。そして、受信フレーム開始時、ラッチ部 7 2 は、前回の受信フレーム終了時に初期値レジスタ 1 0 から取込んでラッチしていた利得制御量初期値 I N I T の値を利得制御値 C N T L として出力する。

【 0 0 5 8 】

その後、この受信装置 1 A では、利得制御期間生成回路 9 A によって生成される利得制御期間信号 G C E N が H レベルとなる所定の期間のみ、R S S I 回路 6 A、利得制御回路 7 A、および D / A 変換回路 8 で構成されるフィードバックループによって、受信信号 R S の信号レベルが所定のレベルで一定となるように、可変利得増幅器 4 における利得が制御される。

【 0 0 5 9 】

そして、この所定の期間が経過すると、利得制御期間生成回路 9 A は、利得制御期間信号 G C E N を L レベルとし、利得保持期間信号 H O L D を H レベルとする。これによって、R S S I 回路 6 A および制御部 7 1 A は、その動作を停止し、利得制御値 C N T L の値は、ラッチ部 7 2 によってラッチされる、上記所定の期間経過時の利得制御量の値に固定される。

## 【 0 0 6 0 】

図 5 は、実施の形態 2 による受信装置 1 A における主要な信号の動作波形図である。

## 【 0 0 6 1 】

図 5 を参照して、時刻 T 1 ～ T 3 および時刻 T 4 以降は、受信フレームであり、時刻 T 1 以前および時刻 T 3 ～ T 4 は、送信フレームである。時刻 T 1 前においては、利得制御値 C N T L は、ラッチ部 7 2 に保持された利得制御量初期値 I N I T の値であり、受信期間信号 R C V、利得制御期間信号 G C E N、および利得保持期間信号 H O L D は、いずれも L レベルである。

## 【 0 0 6 2 】

時刻 T 1 において、受信フレームになると、受信期間信号 R C V が H レベルとなる。これに応じて、利得制御期間生成回路 9 は、利得制御期間信号 G C E N を H レベルにする。また、ラッチ部 7 2 は、送信フレーム中ラッチしていた利得制御量初期値 I N I T を利得制御値 C N T L の初期値として出力する。そして、可変利得増幅器 4 は、利得制御量初期値 I N I T の値に基づいて受信信号の利得を増幅する。

## 【 0 0 6 3 】

利得制御期間信号 G C E N が H レベルである時刻 T 1 ～ T 2 の間、利得制御回路 7 A は、受信信号 R S の信号レベルに基づいて決定される利得制御値 C N T L を出力し、可変利得増幅器 4 における利得を制御する。

## 【 0 0 6 4 】

時刻 T 1 から所定の時間が経過した時刻 T 2 において、利得制御期間生成回路 9 A は、利得制御期間信号 G C E N を L レベルとし、利得保持期間信号 H O L D を H レベルにする。したがって、時刻 T 2 以降において、R S S I 回路 6 A および制御部 7 1 A は、その動作を停止し、利得制御値 C N T L は、ラッチ部 7 2 がラッチする時刻 T 2 経過時の値に固定される。

## 【 0 0 6 5 】

時刻 T 3 において、受信フレームが終了すると、ラッチ部 7 2 は、初期値レジスタ 1 0 から受ける利得制御量初期値 I N I T を取込み、その取込んだ利得制御

量初期値 I N I T で内部にラッチしている値を更新する。そして、ラッチ部 7 2 および初期値レジスタ 1 0 を除いて、各回路の電源は O F F され、ラッチ部 7 2 は、次の送信フレームが開始される時刻 T 4 まで、利得制御量初期値 I N I T を保持する。

【 0 0 6 6 】

時刻 T 4 において、再び受信フレームになると、ラッチ部 7 2 は、保持する利得制御量初期値 I N I T を利得制御値 C N T L の初期値として出力する。以降は、時刻 T 1 以降と同じであるので、説明は繰返さない。

【 0 0 6 7 】

以上のように、実施の形態 2 による受信装置 1 A によれば、初期値レジスタ 1 0 に記憶される初期値から受信フレームにおける受信信号の利得制御を行なうようにし、さらに、利得制御が安定する所定の期間経過後は、利得制御を行わずに所定の期間経過時の値に固定し、R S S I 回路 6 A および利得制御回路 7 A の制御部 7 1 A の動作を停止するようにしたので、可変利得増幅器 4 の利得制御量を早期に決め込むことができ、かつ、利得制御に費やされる消費電力を低減することができる。

【 0 0 6 8 】

〔実施の形態 3〕

実施の形態 3 では、受信信号のヘッダー情報受信中に可変利得増幅器における利得制御が行なわれ、ヘッダー情報受信後の利得制御量は、ヘッダー情報受信完了時の値に固定される。

【 0 0 6 9 】

図 6 は、この発明の実施の形態 3 による受信装置を機能的に説明する機能ブロック図である。

【 0 0 7 0 】

図 6 を参照して、受信装置 1 B は、実施の形態 2 による受信装置 1 A の構成において、利得制御期間生成回路 9 A に代えて利得制御期間生成回路 9 B を備える。

【 0 0 7 1 】

利得制御期間生成回路 9 B は、図 1 に示したコントローラ 1 0 4（図示せず）から受信期間信号 R C V およびヘッダー検出信号 H E A D を受ける。そして、利得制御期間生成回路 9 B は、受信期間信号 R C V の受信タイミングで利得制御期間信号 G C E N を H レベルとし、その後を受けるヘッダー検出信号 H E A D の受信タイミングで利得制御期間信号 G C E N を L レベルとする。また、利得制御期間生成回路 9 B は、ヘッダー検出信号 H E A D の受信タイミングで利得保持期間信号 H O L D を H レベルとする。

【 0 0 7 2 】

ここで、ヘッダー検出信号 H E A D は、受信信号の先頭に含まれるヘッダー情報の受信完了に応じて発生される信号であって、コントローラ 1 0 4 によって発生される。そして、利得制御期間生成回路 9 B は、受信期間信号 R C V が O F F するまで利得保持期間信号 H O L D を H レベルとする。

【 0 0 7 3 】

なお、受信装置 1 B におけるその他の回路構成は、受信装置 1 A と同じであるので、その説明は繰返さない。

【 0 0 7 4 】

図 7 は、実施の形態 3 による受信装置 1 B における主要な信号の動作波形図である。

【 0 0 7 5 】

図 7 を参照して、時刻 T 1 ～ T 3 および時刻 T 4 以降は、受信フレームであり、時刻 T 1 以前および時刻 T 3 ～ T 4 は、送信フレームである。時刻 T 1 前においては、利得制御値 C N T L は、ラッチ部 7 2 に保持された利得制御量初期値 I N I T の値であり、受信期間信号 R C V、ヘッダー検出信号 H E A D、および利得保持期間信号 H O L D は、いずれも L レベルである。

【 0 0 7 6 】

時刻 T 1 において、受信フレームになると、受信期間信号 R C V は H レベルとなる。これに応じて、利得制御期間生成回路 9 B は、利得制御期間信号 G C E N を H レベルにする（図示せず）。また、ラッチ部 7 2 は、送信フレーム中ラッチしていた利得制御量初期値 I N I T を利得制御値 C N T L の初期値として出力す

る。そして、可変利得増幅器 4 は、利得制御量初期値 I N I T の値に基づいて受信信号の利得を増幅する。

【 0 0 7 7 】

時刻 T 1 ～ T 2 の期間は、受信信号においてヘッダー情報を受信しているヘッダー期間であり、利得制御回路 7 A は、このヘッダー期間中、受信信号 R S の信号レベルに基づいて決定される利得制御値 C N T L を出力し、可変利得増幅器 4 における利得を制御する。

【 0 0 7 8 】

時刻 T 2 において、ヘッダー期間が終了すると、コントローラ 1 0 4 は、ヘッダー検出信号 H E A D を発生する。そして、利得制御期間生成回路 9 B は、ヘッダー検出信号 H E A D をコントローラ 1 0 4 から受けると、利得制御期間信号 G C E N を L レベルとし（図示せず）、利得保持期間信号 H O L D を H レベルにする。したがって、時刻 T 2 以降において、R S S I 回路 6 A および制御部 7 1 A は、その動作を停止し、利得制御値 C N T L は、ラッチ部 7 2 がラッチする時刻 T 2 経過時の値に固定される。

【 0 0 7 9 】

時刻 T 3 において、受信フレームが終了すると、ラッチ部 7 2 は、初期値レジスタ 1 0 から受ける利得制御量初期値 I N I T を取込み、その取込んだ利得制御量初期値 I N I T で内部にラッチしている値を更新する。そして、ラッチ部 7 2 および初期値レジスタ 1 0 を除いて、各回路の電源は O F F され、ラッチ部 7 2 は、次の送信フレームが開始される時刻 T 4 まで、利得制御量初期値 I N I T を保持する。

【 0 0 8 0 】

時刻 T 4 において、再び受信フレームになると、ラッチ部 7 2 は、保持する利得制御量初期値 I N I T を利得制御値 C N T L の初期値として出力する。以降は、時刻 T 1 以降と同じであるので、説明は繰返さない。

【 0 0 8 1 】

以上のように、実施の形態 3 による受信装置 1 B によれば、初期値レジスタ 1 0 に記憶される初期値から受信フレームにおける受信信号の利得制御を行なうよ

うにし、さらに、受信信号のヘッダー情報を受信している期間のみ利得制御を行なうようにしたので、実施の形態 2 と同様に、可変利得増幅器 4 の利得制御量を早期に決め込むことができ、かつ、利得制御に費やされる消費電力を低減することができる。

#### 【0082】

さらに、利得制御期間生成回路 9 B には、タイマーを備える必要がないので、受信装置 1 B の回路面積が縮小される。

#### 【0083】

##### 〔実施の形態 4〕

実施の形態 4 による受信装置は、可変利得増幅器を 2 つ備え、可変利得増幅器が 1 つの場合の実施の形態 1 による受信装置 1 に対応する。

#### 【0084】

図 8 は、この発明の実施の形態 4 による受信装置を機能的に説明する機能ブロック図である。

#### 【0085】

図 8 を参照して、受信装置 1 C は、実施の形態 1 による受信装置 1 の構成において、可変利得増幅器 4 A と、フィルタ 5 A と、RSSI 回路 1 2 と、比較／利得制御回路 1 3 と、D/A 変換回路 8 A とをさらに備え、利得制御量設定回路 7 および初期値レジスタ 1 0 に代えて、それぞれ利得制御量設定回路 7 B および初期値レジスタ 1 0 A を備える。利得制御量設定回路 7 B は、制御部 7 1 B と、ラッチ部 7 2 A とを含む。

#### 【0086】

可変利得増幅器 4 A は、D/A 変換回路 8 A から受ける利得制御電圧  $V_{G2}$  に基づいてフィルタ 5 から受ける信号のレベルを増幅する。フィルタ 5 A は、可変利得増幅器 4 A によってレベル増幅された信号からイメージ信号を除去し、受信信号 RS を図 1 に示したコントローラ 1 0 4 (図示せず) および RSSI 回路 6 へ出力する。RSSI 回路 1 2 は、可変利得増幅器 4 の入力信号の信号レベルを検出し、その信号レベルに応じたレベル検出信号を比較／利得制御回路 1 3 へ出力する。

## 【 0 0 8 7 】

比較／利得制御回路 1 3 は、利得制御後および利得制御前の受信信号に対応するレベル検出信号をそれぞれ R S S I 回路 6， 1 2 から受け、この 2 つのレベル検出信号の信号レベルを比較し、その比較結果に基づいて可変利得増幅器 4， 4 A における利得制御量を決定し、その決定した利得制御量を利得制御回路 7 B へ出力する。

## 【 0 0 8 8 】

利得制御回路 7 B の制御部 7 1 B は、比較／利得制御回路 1 3 から可変利得増幅器 4， 4 A の利得制御量を受け、利得制御期間生成回路 9 から受ける利得制御期間信号 G C E N が H レベルのとき、各利得制御量をラッチ部 7 2 A へ出力する。一方、制御部 7 1 B は、利得制御期間信号 G C E N が L レベルのとき、各利得制御量をラッチ部 7 2 A へ出力しない。

## 【 0 0 8 9 】

ラッチ部 7 2 A は、制御部 7 1 B から受ける各利得制御量をラッチし、それぞれ利得制御量 C N T L 1， 2 として D / A 変換回路 8， 8 A へ出力する。すなわち、ラッチ部 7 2 A は、制御部 7 1 B から各利得制御量を受けているときは、その受けた各利得制御量をそれぞれ利得制御値 C N T L 1， 2 としてそれぞれ D / A 変換回路 8， 8 A へ出力する。一方、ラッチ部 7 2 A は、制御部 7 1 B から各利得制御量を受けていないときは、ラッチしている各利得制御量をそれぞれ利得制御値 C N T L 1， 2 として D / A 変換回路 8， 8 A へ出力する。

## 【 0 0 9 0 】

また、ラッチ部 7 2 A は、受信フレーム終了時に初期値レジスタ 1 0 A から利得制御量初期値 I N I T 1， 2 を取込み、ラッチしている可変利得増幅器 4， 4 A の各利得制御量をそれぞれその取込んだ利得制御量初期値 I N I T 1， 2 で更新する。そして、ラッチ部 7 2 A は、次の受信フレーム開始までそれらの値を保持し、受信フレーム開始時、そのラッチしている利得制御量初期値 I N I T 1， 2 の値をそれぞれ利得制御値 C N T L 1， 2 として D / A 変換回路 8， 8 A へ出力する。

## 【 0 0 9 1 】



D/A変換回路8Aは、利得制御回路7Bのラッチ部72Aからデジタル値で出力される利得制御値CNTL2をアナログの利得制御電圧VG2に変換して可変利得増幅器4Aへ出力する。

【0092】

初期値レジスタ10Aは、可変利得増幅器4、4Aそれぞれに対応する利得制御量初期値INIT1, 2を記憶する。そして、初期値レジスタ10Aから出力される利得制御量初期値INIT1, 2は、受信フレーム終了時、利得制御回路7Bのラッチ部72Aに取込まれる。なお、受信フレーム終了時に初期値レジスタ10Aがラッチ部72Aへ利得制御量初期値INIT1, 2を出力するようにしてもよい。

【0093】

この利得制御量初期値INIT1, 2の値も、実施の形態1と同様に、図1に示した無線装置100の電源がONされたとき、あるいは、無線装置100がリセットされたとき、図1に示したコントローラ104から初期値レジスタ10Aに設定される。すなわち、利得制御量初期値INIT1, 2の値は、受信装置1Cの外部から設定可能である。

【0094】

なお、受信期間信号RCVは、可変利得増幅器4A、フィルタ5A、RSSI回路12、および比較/利得制御回路13にも供給される。そして、これらの各回路も、受信期間信号RCVがHレベルのとき、電源がONされて動作し、受信期間信号RCVがLレベルのときは、電源がOFFされて動作しない。

【0095】

受信装置1Cにおけるその他の回路構成は、受信装置1と同じであるので、その説明は繰返さない。

【0096】

この受信装置1Cも、受信装置1と同様に、消費電力を削減するため、受信フレーム以外は、ラッチ部72Aおよび初期値レジスタ10Aを除いて電源がOFFされる。そして、受信フレーム開始時、ラッチ部72Aは、前回の受信フレーム終了時に初期値レジスタ10Aから取込んでラッチしていた利得制御量初期値

INIT 1, 2 の値をそれぞれ利得制御値 CNTL 1, 2 として出力する。

【0097】

可変利得増幅器 4 は、ラッチ部 7 2 A から D/A 変換回路 8 を介して利得制御量初期値 INIT 1 の値に対応する利得制御値 CNTL 1 を受けると、ミキサ 3 から受ける信号をこの利得制御量初期値 INIT 1 の値に基づいて増幅する。また、可変利得増幅器 4 A は、ラッチ部 7 2 A から D/A 変換回路 8 A を介して利得制御量初期値 INIT 2 の値に対応する利得制御値 CNTL 2 を受けると、フィルタ 5 から受ける信号をこの利得制御量初期値 INIT 2 の値に基づいて増幅する。その後は、利得制御前の信号および利得制御後の受信信号 RS に基づいて、受信信号 RS の信号レベルが所定のレベルで一定となるように、可変利得増幅器 4, 4 A における利得が利得制御回路 7 B によって制御される。

【0098】

以上のように、実施の形態 4 による受信装置 1 C によっても、実施の形態 1 と同様の効果を得ることができる。

【0099】

〔実施の形態 5〕

実施の形態 5 による受信装置は、可変利得増幅器を 2 つ備え、可変利得増幅器が 1 つの場合の実施の形態 2 による受信装置 1 A に対応する。

【0100】

図 9 は、この発明の実施の形態 5 による受信装置を機能的に説明する機能ブロック図である。

【0101】

図 9 を参照して、受信装置 1 D は、実施の形態 4 による受信装置 1 C の構成において、RSSI 回路 6, 1 2、比較/利得制御回路 1 3、利得制御回路 7 B、および利得制御期間生成回路 9 に代えて、RSSI 回路 6 A, 1 2 A、比較/利得制御回路 1 3 A、利得制御回路 7 C、および利得制御期間生成回路 9 A を備える。

【0102】

RSSI 回路 1 2 A は、利得制御期間生成回路 9 A から受ける利得制御期間信

号 G C E N が H レベルのとき、可変利得増幅器 4 の入力信号の信号レベルに応じたレベル検出信号を比較／利得制御回路 1 3 A へ出力する。一方、R S S I 回路 1 2 A は、利得制御期間信号 G C E N が L レベルのときは、その動作を停止する。

#### 【 0 1 0 3 】

比較／利得制御回路 1 3 A は、利得制御期間生成回路 9 A から H レベルの利得制御期間信号 G C E N を受けているときは、R S S I 回路 6 A, 1 2 A から受けるレベル検出信号の検出レベルの比較結果に応じて決定される可変利得増幅器 4, 4 A の利得制御量を制御部 7 1 C へ出力する。一方、比較／利得制御回路 1 3 A は、L レベルの利得制御期間信号 G C E N を受けているときは、利得制御量を制御部 7 1 C へ出力せず、動作を停止する。

#### 【 0 1 0 4 】

制御部 7 1 C は、利得制御期間生成回路 9 A から H レベルの利得制御期間信号 G C E N を受けているときは、比較／利得制御回路 1 3 A から受ける各利得制御量をラッチ部 7 2 A へ出力する。また、制御部 7 1 C は、L レベルの利得制御期間信号 G C E N を受けているときは、各利得制御量をラッチ部 7 2 A へ出力せず、動作を停止する。さらに、制御部 7 1 C は、利得制御期間生成回路 9 A から H レベルの利得保持期間信号 H O L D を受けているときは、ラッチ部 7 2 A に対して、ラッチしている値を出力するように指示する。

#### 【 0 1 0 5 】

受信装置 1 D におけるその他の回路構成については、既に説明しているので、説明を繰返さない。

#### 【 0 1 0 6 】

この受信装置 1 D も、実施の形態 4 による受信装置 1 C と同様に、消費電力を削減するため、受信フレーム以外は、ラッチ部 7 2 A および初期値レジスタ 1 0 A を除いて電源が O F F される。そして、受信フレーム開始時、ラッチ部 7 2 A は、前回の受信フレーム終了時に初期値レジスタ 1 0 A から取込んでラッチしていた利得制御量初期値 I N I T 1, 2 の値をそれぞれ利得制御値 C N T L 1, 2 として出力する。

【 0 1 0 7 】

その後、この受信装置 1 D では、利得制御期間生成回路 9 A によって生成される利得制御期間信号 G C E N が H レベルとなる所定の期間のみ、利得制御される前の信号および利得制御後の受信信号 R S に基づいて、受信信号 R S の信号レベルが所定のレベルで一定となるように、可変利得増幅器 4, 4 A における利得が利得制御回路 7 C によって制御される。

【 0 1 0 8 】

そして、この所定の期間が経過すると、利得制御期間生成回路 9 A は、利得制御期間信号 G C E N を L レベルとし、利得保持期間信号 H O L D を H レベルとする。これによって、R S S I 回路 6 A, 1 2 A、比較／利得制御回路 1 3 A、および制御部 7 1 C は、その動作を停止し、利得制御値 C N T L 1, 2 の値は、ラッチ部 7 2 A によってラッチされる、上記所定の期間経過時の利得制御量の値に固定される。

【 0 1 0 9 】

以上のように、実施の形態 5 による受信装置 1 D によっても、実施の形態 2 と同様の効果を得ることができる。

【 0 1 1 0 】

〔実施の形態 6〕

実施の形態 6 による受信装置は、可変利得増幅器を 2 つ備え、可変利得増幅器が 1 つの場合の実施の形態 3 による受信装置 1 B に対応する。

【 0 1 1 1 】

図 1 0 は、この発明の実施の形態 6 による受信装置を機能的に説明する機能ブロック図である。

【 0 1 1 2 】

図 1 0 を参照して、受信装置 1 E は、実施の形態 5 による受信装置 1 D の構成において、利得制御期間生成回路 9 A に代えて利得制御期間生成回路 9 B を備える。利得制御期間生成回路 9 B については、実施の形態 3 において既に説明しているので、説明は繰返さない。また、受信装置 1 E におけるその他の回路構成は、受信装置 1 D と同じであるので、その説明も繰返さない。

## 【 0 1 1 3 】

この受信装置 1 E では、ヘッダー情報を受信しているヘッダー期間のみ、利得制御される前の信号および利得制御後の受信信号 R S に基づいて、受信信号 R S の信号レベルが所定のレベルで一定となるように、可変利得増幅器 4 , 4 A における利得が利得制御回路 7 C によって制御される。

## 【 0 1 1 4 】

そして、ヘッダー期間が経過すると、利得制御期間生成回路 9 B は、利得制御期間信号 G C E N を L レベルとし、利得保持期間信号 H O L D を H レベルとする。これによって、R S S I 回路 6 A , 1 2 A 、比較／利得制御回路 1 3 A 、および制御部 7 1 C は、その動作を停止し、利得制御値 C N T L 1 , 2 の値は、ラッチ部 7 2 A によってラッチされる、ヘッダー期間経過時の利得制御量の値に固定される。

## 【 0 1 1 5 】

以上のように、実施の形態 6 による受信装置 1 E によっても、実施の形態 3 と同様の効果を得ることができる。

## 【 0 1 1 6 】

なお、上記の実施の形態においては、無線装置 1 0 0 は、1 つの半導体チップ上の集積回路で構成されるものとしたが、受信装置 1 ( 1 A ~ 1 E ) 、送信装置 1 0 2 、コントローラ 1 0 4 、メモリ 1 0 6 、および送受信分別器 1 0 8 の各部をそれぞれ別個の半導体チップで構成してもよい。また、無線装置 1 0 0 の一部のみ、すなわち、たとえばメモリ 1 0 6 のみを別個の半導体チップで構成してもよい。

## 【 0 1 1 7 】

また、上記の実施の形態においては、受信信号 R S の信号をレベルを検出する回路として R S S I 回路を用いたが、R S S I 回路の代わりに受信レベル検出回路を用いてもよい。R S S I 回路が受信信号 R S の信号レベルの変化を連続的に検出するのに対し、この受信レベル検出回路は、受信信号 R S が所定のレベルを超えたか否かだけを検出するものであって、R S S I 回路よりも若干精度が劣るものの、消費電力を削減できるという利点がある。

## 【 0 1 1 8 】

さらに、上記の実施の形態においては、初期値レジスタ 1 0 ( 1 0 A ) が記憶する利得制御量初期値 I N I T ( I N I T 1 , 2 ) は、受信装置の外部のコントローラ 1 0 4 から設定されるものとしたが、受信装置内において予め設定された固定値であってもよい。

## 【 0 1 1 9 】

また、さらに、上記の実施の形態においては、初期値レジスタ 1 0 ( 1 0 A ) が記憶する利得制御量初期値 I N I T ( I N I T 1 , 2 ) は、無線装置 1 0 0 の電源 O N 時あるいはリセット時に外部のコントローラから設定されようとしたが、当該無線装置 1 0 0 を利用するユーザが任意のタイミングで任意の値を設定できるようにしてもよい。これによって、設計段階で決め込んだ初期値を実際の使用状況に合わせて修正することもできる。

## 【 0 1 2 0 】

そして、上記の実施の形態では、利得制御量の初期値は、受信装置と信号送信元の送信装置との距離に応じて決定される信号の伝播減衰量に基づいて設計された値としたが、この初期値の決定方法は、これに限られるものではなく、受信装置の規格や、その他受信装置の様々な使用環境を考慮して設計されるものであってもよい。

## 【 0 1 2 1 】

また、さらに、上記の実施の形態においては、可変利得増幅器 4 , 4 A は、電圧で利得を制御するものとしたが、電流で利得を制御するものであってもよい。

## 【 0 1 2 2 】

また、さらに、上記の実施の形態においては、可変利得増幅器 4 , 4 A は、独立した回路として設けられたが、可変利得増幅器 4 , 4 A は、L N A 2、ミキサ 3、またはフィルタ 5 , 5 A に取込まれた回路構成としてもよい。さらには、R S S I 回路またはそれに代えて用いることもできる受信レベル検出回路も、L N A 2 からフィルタ 5 , 5 A の間のいずれかの位置に設けるようにしてもよい。

## 【 0 1 2 3 】

今回開示された実施の形態は、すべての点で例示であって制限的なものではない

いと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

【0 1 2 4】

【発明の効果】

この発明によれば、利得制御量の初期値を外部から設定可能とし、その初期値を記憶可能なレジスタを設け、その初期値から受信フレームにおける受信信号の利得制御を行なうようにしたので、受信フレームでない期間に周囲環境が変化しても、受信フレーム開始直後から良好な利得制御特性が実現される。

【図面の簡単な説明】

【図 1】 この発明による受信装置が搭載される無線装置を概略的に説明する全体ブロック図である。

【図 2】 この発明の実施の形態 1 による受信装置を機能的に説明する機能ブロック図である。

【図 3】 実施の形態 1 による受信装置における主要な信号の動作波形図である。

【図 4】 この発明の実施の形態 2 による受信装置を機能的に説明する機能ブロック図である。

【図 5】 実施の形態 2 による受信装置における主要な信号の動作波形図である。

【図 6】 この発明の実施の形態 3 による受信装置を機能的に説明する機能ブロック図である。

【図 7】 実施の形態 3 による受信装置における主要な信号の動作波形図である。

【図 8】 この発明の実施の形態 4 による受信装置を機能的に説明する機能ブロック図である。

【図 9】 この発明の実施の形態 5 による受信装置を機能的に説明する機能ブロック図である。

【図 1 0】 この発明の実施の形態 6 による受信装置を機能的に説明する機

能ブロック図である。


【符号の説明】

1, 1 A ~ 1 E 受信装置、2 L N A、3 ミキサ、4, 4 A 可変利得増幅器、5, 5 A フィルタ、6, 6 A, 1 2, 1 2 A R S S I回路、7, 7 A ~ 7 C 利得制御回路、8, 8 A D / A変換回路、9, 9 A, 9 B 利得制御期間生成回路、1 0, 1 0 A 初期値レジスタ、1 1 アンテナ、7 1, 7 1 A ~ 7 1 C 制御部、7 2, 7 2 A ラッチ部、1 0 0 無線装置、1 0 2 送信装置、1 0 4 コントローラ、1 0 6 メモリ、1 0 8 送受信分別器。




【書類名】 図面


【図 1】




【図 2】




【図 3】




【図4】




【図 5】




【図 6】



【図 7】




【図 8】






【図9】



【図10】



【書類名】            要約書

【要約】

【課題】    受信フレーム開始時における A G C の利得調整特性に優れ、かつ、消費電力を低減する受信装置を提供する。

【解決手段】    初期値レジスタ 1 0 は、受信フレーム開始時における利得制御量初期値 I N I T を記憶する。受信フレーム開始時、ラッチ部 7 2 は、前回の受信フレーム終了時に初期値レジスタ 1 0 から取込んでラッチしていた利得制御量初期値 I N I T の値を利得制御値 C N T L として出力する。可変利得増幅器 4 は、ミキサ 3 から受ける信号をこの初期値に基づいて増幅する。その後は、R S S I 回路 6、利得制御回路 7、および D / A 変換回路 8 で構成されるフィードバックループによって、受信信号 R S の信号レベルが所定のレベルで一定となるように、可変利得増幅器 4 における利得が制御される。

【選択図】            図 2

出 願 人 履 歴 情 報

識別番号 [000006013]

1. 変更年月日	1990年 8月24日
[変更理由]	新規登録
住 所	東京都千代田区丸の内2丁目2番3号
氏 名	三菱電機株式会社